Ingeniero Asociado ASIC - Diseño y Verificación de FPGA en Boeing

Ubicación: Bangalore

Compañía: Boeing

Boeing India Engineering está buscando un ingeniero de verificación y diseño de FPGA asociado de ASIC para respaldar la organización de capacidades de diseño de hardware en múltiples líneas de productos y plataformas, como satélite, espacio y aeronáutica.

Un candidato exitoso comprenderá la importancia de la colaboración ya que este puesto se enfoca en trabajar directamente con el Gerente de Desarrollo de Productos Electrónicos.

Responsabilidades del puesto:

• Realiza ingeniería de diseño y verificación e informa el estado a la gerencia.
• Resuelve problemas complejos de programas críticos relacionados con enfoques arquitectónicos, requisitos, especificaciones y diseño. Lidera el aspecto técnico de la preparación de ofertas.
• Identifica indicadores críticos de desempeño y desarrolla procesos para calcularlos.
• Dirige actividades para apoyar la gestión de proveedores con recomendaciones de fabricación/compra y otros servicios técnicos.
• Coordina el soporte técnico durante todo el ciclo de vida del producto.
• Desarrolla nuevos conceptos para futuros diseños de productos para satisfacer las necesidades previstas.
• Evalúa e integra IP de terceros y IP de verificación (VIP).
• Proporciona soporte técnico básico durante todo el ciclo de vida del producto.
• Realiza estudios comerciales e investigaciones bibliográficas para respaldar futuros diseños de productos.
• Manténgase actualizado sobre nuevas tecnologías y mejores prácticas.
• Trabaja bajo liderazgo consultivo.

Calificaciones básicas (habilidades/experiencia requeridas)

• Licenciatura, maestría o doctorado de un curso acreditado en ingeniería, informática, electrónica, matemáticas, física o química, etc.
• Al menos 6 años de experiencia en diseño y verificación de ASICs digitales.
• Experiencia laboral con Verilog o System Verilog.

Calificaciones preferidas (habilidades/experiencia deseadas)

• Licenciatura y 6 años o más de experiencia en verificación y diseño digital ASIC/FPGA, maestría con 5 años o más de experiencia en verificación/diseño digital, o doctorado con experiencia relevante en diseño/verificación digital de varios años.
• Experiencia en el diseño de código RTL independientemente de los requisitos, informar el estado a la gestión del programa.
• Experiencia trabajando con otros equipos de ingeniería (p. ej., diseñadores de placas, ingenieros de sistemas, ingenieros de requisitos, ingenieros de confiabilidad, ingenieros de microprocesadores/software) para garantizar que ASIC/FPGA funcione de manera segura y confiable en el momento de la implementación al admitir en el peor de los casos análisis de circuitos, temporización de E/S, tipo de E/S selección de ayuda, análisis de por vida, operaciones de software, análisis MTBF, etc.
• Experiencia en la creación y mejora de políticas y procedimientos de procesos departamentales (por ejemplo, estándares de ingeniería, listas de verificación, flujos de procesos, etc.).
• Experiencia evaluando y recomendando tecnologías nuevas para la empresa.
• Experimente el desarrollo líder de enfoques arquitectónicos a partir de los requisitos del sistema y del cliente.
• Experiencia en el diseño de documentos de diseño de arquitectura digital ASIC/FPGA (documentos de microarquitectura con diagramas de tiempo, bloques de diseño detallado, etc.).
• Experiencia en derivar especificaciones de requisitos ASIC/FPGA digitales a partir de especificaciones de requisitos de nivel superior (nivel de sistema o placa).
• Aprenda a identificar, rastrear y proporcionar métricas de rendimiento técnico para medir el progreso y garantizar el cumplimiento.
• Experiencia en el desarrollo de diseños complejos de alta tasa de datos.
• Experiencia profesional en síntesis RTL.
• Experiencia profesional en la realización de análisis de dominio cruzado de reloj (CDC).
• Experiencia profesional realizando análisis de tiempo estático y corrigiendo violaciones de tiempo.
• Experiencia laboral escribiendo secuencias Metodología Universal de Verificación (UVM) y secuencias virtuales.
• Experiencia laboral con comandos de terminal Linux o Unix.
• Experiencia en el manejo de lenguajes de scripting: Make, Perl, Python, shell scripts, etc.
• Experiencia con sistemas de control de revisiones: Subversion (SVN), CVS, Git.
• Experiencia laboral simulando un diseño digital usando System Verilog Assertions.
• Experiencia laboral con conceptos de programación orientada a objetos: herencia, polimorfismo, etc.
• Experiencia laboral con Metodología Universal de Verificación (UVM): Experiencia en la creación de controladores, monitores, predictores y paneles de visualización.
• Experiencia con interfaces digitales como LDVS, Space Wire, Fibre Channel, RS422, MIL1553, SRIO, interfaces de audio y video, Ethernet, PCIe Gen3 y superior.
• Experiencia profesional en la creación de bancos de pruebas de simulación de autocontrol desde cero.
• Experiencia en la tutoría de jóvenes ingenieros.
• Experiencia en el establecimiento e implementación constante de procesos como DO254, MIL-STD-882E y MIL-HDBK-516 o estándares industriales equivalentes para plataformas comerciales

Educación y experiencia típicas:

Se adquirió educación/experiencia típicamente respaldada por educación de posgrado (p. ej., licenciatura) y, por lo general, de 6 a 8 años de experiencia laboral relevante o una combinación equivalente de educación y experiencia (p. ej., maestría, más de 5 años de experiencia laboral relevante, etc.).