TRABAJO: Ingeniero de diseño de silicio 2 en AMD

Ubicación: Bangalore

Compañía: AMD

Lo que haces en AMD lo cambia todo

En AMD, estamos empujando los límites de lo que es posible. Creemos en cambiar el mundo para mejor impulsando la innovación en tecnologías de computación, gráficos y visualización de alto rendimiento: componentes básicos para juegos, plataformas inmersivas y el centro de datos.

Crear una gran tecnología requiere más que solo talento: se necesitan grandes personas que entiendan la colaboración y el respeto, y que hagan un "esfuerzo adicional" para lograr resultados impensables. Se necesitan personas que tengan la pasión y el deseo de alterar el statu quo, superar los límites, ofrecer innovación y cambiar el mundo. Si tiene este tipo de pasión, lo invitamos a ver las oportunidades disponibles para unirse a nuestro equipo.

Xilinx ahora es parte de Advanced Micro Devices (AMD).

En AMD, estamos empujando los límites de lo que es posible. Creemos en cambiar el mundo para mejor impulsando la innovación en tecnologías de computación, gráficos y visualización de alto rendimiento: componentes básicos para juegos, plataformas inmersivas y el centro de datos.

Crear una gran tecnología requiere más que solo talento: se necesitan grandes personas que entiendan la colaboración y el respeto, y que hagan un "esfuerzo adicional" para lograr resultados impensables. Se necesitan personas que tengan la pasión y el deseo de alterar el statu quo, superar los límites, ofrecer innovación y cambiar el mundo. Si tiene este tipo de pasión, lo invitamos a ver las oportunidades disponibles para unirse a nuestro equipo.

descripción general del trabajo

Esta emocionante posición es en Xilinx DCG - Alveo, Compute Platforms, and Infrastructure Engineering Group (ACPI) Engineering Group como ingeniero senior de diseño de RTL. Ofrece a las personas la oportunidad de construir una sólida carrera de ingeniería en el diseño IP duro/soft de próxima generación de Xilinx. Únase a nosotros en nuestro viaje para desarrollar las mejores soluciones IP blandas de su clase para la próxima generación de FPGA Xilinx altamente flexibles y adaptables.

Como ingeniero senior de diseño de RTL, trabajará como parte de un equipo responsable del diseño de sistemas/IP, centrado principalmente en soluciones basadas en AXI4. Se espera que los ingenieros de diseño de RTL tengan un conocimiento profundo del protocolo AXI4 y participen proporcionando aportes durante la arquitectura de la solución, la microarquitectura, el diseño de RTL y el desarrollo de sistemas/IP.

Este puesto requiere que la persona sea creativa, orientada al equipo y técnicamente competente, capaz de desarrollar escenarios de aplicaciones del mundo real para el diseño de las soluciones y garantizar la entrega de soluciones de alta calidad y alto rendimiento a los clientes.

funciones importantes

Gran parte de su responsabilidad será proporcionar un rol de diseño independiente en la definición de microarquitectura IP/producto y diseño RTL, que incluye:

• Comprender las especificaciones del producto y derivar la arquitectura a nivel de módulo
• Evaluar la arquitectura de alto nivel a un nivel de factibilidad de implementación
• Obtenga las métricas del producto (rendimiento, latencia, etc.) y garantice la microarquitectura para garantizar los requisitos de rendimiento
• Definición de microarquitectura, diseño, documentación, creación de prototipos: interactúe con los equipos internos de partes interesadas según sea necesario
• Evaluación y ejecución de planes de diseño y desarrollo de IPs
• Trabajar con equipos multifuncionales para revisar los planes de verificación y validación y garantizar que el producto entregado sea de alta calidad.
• Contribuir a la mejora de procesos en métodos de diseño y desarrollo que impacten en la productividad

requerimiento de trabajo

• Conocimiento de la codificación Verilog RTL y métodos RTL
• Conocimiento de Vivado, placas FPGA y protocolos AXI4
• Fuertes habilidades de comunicación verbal y escrita son esenciales
• Capacidad para trabajar en colaboración con otros ingenieros y buena responsabilidad personal y habilidades de liderazgo.
• Buena comprensión de los aspectos del diseño del sistema y su impacto en el rendimiento y la producción
• Experiencia en desarrollo de Soft IP RTL, verificación a nivel de sistema, validación y depuración integrada
• Familiaridad con las pruebas y la depuración a bordo utilizando el sistema ILA/herramientas de depuración en chip
• El candidato ideal debe ser un colaborador proactivo y un experto en la materia.

Educación y experiencia

• Se requiere un mínimo de 3 años de experiencia relevante.
• Una licenciatura/maestría en Ingeniería Eléctrica o Electrónica o Ingeniería VLSI
• Capacidad para trabajar de forma independiente en el desarrollo de IP RTL blandas complejas

competencias básicas

• protocolo AXI4
• Codificación Verilog RTL
• Diseño de sistemas, IP y microarquitecturas