TRABAJO: Ingeniero de diseño físico en Qualcomm

[ad_1]

Ubicación: Hyderabad

Compañía: Qualcomm

Índice
  1. Resumen general
  2. calificaciones mínimas
  3. La responsabilidad incluye

Resumen general

Como innovador tecnológico líder, Qualcomm está superando los límites de lo que es posible para permitir experiencias de última generación e impulsar la transformación digital para crear un futuro más inteligente y conectado para todos. Como ingeniero de hardware de Qualcomm, planificará, diseñará, optimizará, verificará y probará sistemas electrónicos, rendimiento de producción, circuitos, sistemas mecánicos, sistemas digitales/analógicos/RF/ópticos, dispositivos y empaques, sistemas de prueba, FPGA, etc. o DSP. sistemas que llevan al mercado productos de última generación y de clase mundial. Los ingenieros de hardware de Qualcomm trabajan con equipos multifuncionales para desarrollar soluciones y cumplir con los requisitos de rendimiento.

calificaciones mínimas

Licenciatura en informática, electricidad/electrónica, ingeniería o un campo relacionado y más de 2 años de experiencia en ingeniería de hardware o experiencia laboral similar.

O

Maestría en Ciencias de la Computación, Eléctrica/Electrónica, Ingeniería o un campo relacionado y más de un año de experiencia en ingeniería de hardware o experiencia laboral similar.

O

Doctorado en Ciencias de la Computación, Eléctrica/Electrónica, Ingeniería o un campo relacionado.

La responsabilidad incluye

  • Planificación e implementación independientes de Netlist-to-GDSII.
  • Buena comprensión de los conceptos básicos del análisis de tiempo estático.
  • Buen conocimiento de métodos de cierre de temporización (STA) a nivel de bloque y SOC, generación de ECO y convergencia predecible.
  • Debe poder trabajar en estrecha colaboración con el equipo de diseño, DFT y PNR y resolver problemas relacionados con la validación de restricciones, verificación, STA, diseño físico, etc.
  • Debe tener una buena experiencia de la convergencia del diseño multivoltaje de alta frecuencia.
  • Buena comprensión de las redes de reloj.
  • Comprender las rutas de tiempo crítico en el diseño a nivel de circuito; Comprensión de problemas y soluciones de diseño submicrométrico profundo (análisis de sesgo, divergencia de reloj, integridad de la señal, DFM, etc.)
  • Trabajar de forma independiente en las áreas de implementación de RTL a GDSII;
  • Buen conocimiento de secuencias de comandos Tcl/Perl; listo para manejar los servicios técnicos con un pequeño equipo de ingenieros.
  • Fuerte resolución de problemas y habilidades de comunicación.
  • Visibilidad completa de todos los aspectos de los flujos de trabajo de diseño, como planificación de planta, ubicación, CTS, enrutamiento, evitación de diafonía y revisión física.
  • Maestría/licenciatura en ingeniería eléctrica/electrónica con al menos 5 años de experiencia en diseño de circuitos integrados. Experiencia liderando actividades de diseño físico y cierre de tiempo a nivel de bloque o chip

[ad_2]

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Subir